電源の設計には、標準消費電力とピーク消費電力の両方を考慮する必要があります。CPU 414-4Hは、バックプレーンから標準で1.4 A(5 V DC)を消費しますが、エンジニアは最大ピーク1.7 Aに基づいて総電力予算を計算する必要があります。さらに、DPインターフェースを利用する場合は、インターフェースごとに24 V DCで150 mAを追加で考慮して、バス通信エラーを引き起こす可能性のある電圧降下を防ぐ必要があります。
Configuration in RUN(CiR)を実装する場合、スキャンサイクル時間への影響はどのように計算されますか?
DPインターフェースあたり150 mA at 24 V DCの仕様は、RS485リピーターやアクティブ終端抵抗などの外部コンポーネントに利用可能な電力を指します。フィールドバスのトポロジで、CPUのインターフェースポートを介して直接給電される複数のアクティブバスコンポーネントが必要な場合、この150 mAのしきい値を超えると、Profibusセグメント全体の通信安定性が損なわれます。
このプロセッサは、冗長同期サブモジュールに依存しています。光ファイバーリンクが故障した場合、「H」システムは冗長性を失いますが(「ソロモード」に入ります)、アクティブCPUは動作を継続します。ただし、仕様で言及されているCiR同期時間は、CPUがフェイルセーフハンドオーバーに必要な100 ms / 25 µsのデータミラーリングを実行できなくなるため、その時点では無関係になります。信頼性の高い動作は、バックプレーンバス5V電源と光リンクの健全性に依存します。